____ _ _ _ _
| _ \ ___ | |_ (_) _ __ ___ __| | (_) __ _
| |_) | / _ \ | __| | | | '_ \ / _ \ / _| | | | / _ |
| _ < | __/ | |_ | | | |_) | | __/ | (_| | | | | (_| |
|_| \_\ \___| \__| |_| | .__/ \___| \__,_| |_| \__,_|
|_|
- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b- `b
Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―Β―
Dynamic Random Access Memory
part 11/16 Β· 54.3 KB total
ββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββ
In beiden FΓ€llen werden diese permanenten VerΓ€nderungen benutzt, um die Adresse der zu ersetzenden Leitung und die Adresse der dafΓΌr zu verwendenden redundanten Leitung einzuprogrammieren.
Die Anzahl der in einem DRAM-Design eingebauten redundanten Elemente betrΓ€gt etwa 1 Prozent.
Die Verwendung redundanter Elemente zur Korrektur fehlerhafter Speicherzellen darf nicht mit der aktiven Fehlerkorrektur auf der Basis von ParitΓ€tsbits oder fehlerkorrigierenden Codes (FEC) verwechselt werden. Die hier beschriebene Fehlerkorrektur ΓΌber redundante Elemente erfolgt einmalig vor der Auslieferung des Speicherbauelementes an den Kunden. NachtrΓ€glich auftretende Fehler (Degradation des Bauelementes oder Γbertragungsfehler im System) kΓΆnnen damit nicht beseitigt werden.
Siehe auch: Speichermodul: ECC
Module
Oftmals werden ganze Speichermodule mit den eigentlichen Speicherbausteinen verwechselt. Die Unterscheidung spiegelt sich in der GrΓΆΓenkennzeichnung wider: DIMMs misst man in Mebi- oder Gibibyte (MiB bzw. GiB), den einzelnen Modulchip auf dem DIMM dagegen in Mebi- oder Gibibit. Durch Fortschritte in der Herstellungstechnik kΓΆnnen die Hersteller immer mehr Speicherzellen auf den einzelnen Chips unterbringen, so dass 512-MiBit-Bausteine problemlos verfΓΌgbar sind. Erst durch die Zusammenschaltung von einzelnen SDRAM-Chips entsteht ein Speichermodul, welches dem Standard entspricht.
Geschichte
| Jahr der EinfΓΌhrung | Burstrate (ns) | DRAM-Typ |
|---|---|---|
| 1970 | 60β¦350 | klassischer DRAM |
| 1987 | 40β¦50 | FPM-DRAM ( Fast Page Mode DRAM ) |
| 1995 | 12β¦30 | EDO-RAM ( Extended Data Output RAM ) [ 2 ] |
| 1997 | 0 5,5β¦15 | SDRAM ( Synchronous Dynamic RAM ) |
| Jahr der EinfΓΌhrung | Burstrate (ps) | DRAM-Typ |
| 1999 | 0 625β¦1875 | RDRAM ( Rambus Dynamic RAM ) |
| 2000 | 2500β¦5000 | DDR-SDRAM (Double Data Rate SDRAM) |
| 2003 | 1000β¦1250 | GDDR2-SDRAM (Graphics Double Data Rate) |
| 2004 | 0 937,5β¦2500 | DDR2-SDRAM |
| 2004 | 0 380β¦710 | GDDR3-SDRAM |
| 2006 | 0 440β¦500 | GDDR4-SDRAM |
| 2007 | 0 375β¦1250 | DDR3-SDRAM |
| 2008 | 0 120β¦270 | GDDR5-SDRAM |
| 2012 | 0 187,5β¦625 | DDR4-SDRAM |
| 2016 | 00 70β¦100 | GDDR5X-SDRAM |
| 2018 | 00 70 | GDDR6-SDRAM |
| 2020 | 0 119β¦208 | DDR5-SDRAM |
Der erste kommerziell erhΓ€ltliche DRAM-Chip war 1970 der von Intel vorgestellte Typ 1103. Er enthielt 1024 Speicherzellen (1 KiBit). Das Prinzip der DRAM-Speicherzelle wurde 1966 von Robert H. Dennard am Thomas J. Watson Research Center von IBM entwickelt.
ββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββββ